题目内容
（请给出正确答案）
[单选题]
用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=10时，电路输出L= 。
用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量输入端，A、B为数据输入变量，L为输出。试分析：当S1S0=10时，电路输出L= 。
A.
B.
C.
D.
提问人：网友psptsp
发布时间：2022-01-07
如搜索结果不匹配，请 
A、
B、
C、
D、
题目内容
（请给出正确答案）
您可能会需要：
安装简答题APP，拍照搜题省时又省心！
更多“用ROM设计的组合逻辑电路如下图所示。已知S1S0为选择变量…”相关的问题
第5题
用8选1数据选择器74HC151设计一个组合逻辑电路。该电路有3个输入逻辑变量A，B，C和1个工作状态控制变量M。当M=0时，电路实现“意见一致”功能(A、B、C状态一致时，输出为1，反之输出为0)，而M=1时，电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。
第7题
如图为由八选一数据选择器74LS151构成的组合逻辑电路，图中A1A0和B1B0为两个二位二进制数。 （1）根据芯片的连接，写出Y的逻辑表达式； （2）列出电路的逻辑真值表； （3）说明电路的逻辑功能。 
第8题
设计以下3变量组合逻辑电路：
(1)判奇电路。输入中有奇数个1时，输出为1，否则为0。
(2)判偶电路。输入中有偶数个1时，输出为1，否则为0。
(3)判一致电路。输入变量取值相同时，输出为1，否则为0。
(4)判不一致电路。输入变量取值不一致时，输出为1，否则为0。
(5)被3整除电路。输入能被3整除时，输出为1，否则为0。
(6)A，B，C多数表决电路。有2个或2个以上为1时输出才为1，但C有否决权。
第9题
用ROM设计的组合逻辑电路如下图所示。试分析该电路的逻辑功能为 。 
A、全加器，F1为本位和的输出，F2为进位输出。
B、全加器，F2为本位和的输出，F1为进位输出。
C、全减器，F1为本位差的输出，F2为借位输出。
D、全减器，F2为本位差的输出，F1为借位输出。
