题目内容（请给出正确答案）

[单选题]

用逻辑门描述一个全加器，是属于那个设计层次：

A.晶体管级

B.物理级

C.门级

D.系统级

提问人：网友ultrajib 发布时间：2022-01-07

参考答案

查看官方参考答案

如搜索结果不匹配，请联系老师获取答案

网友答案

查看全部（）

· 有4位网友选择 D，占比36.36%
· 有3位网友选择 A，占比27.27%
· 有3位网友选择 C，占比27.27%
· 有1位网友选择 B，占比9.09%

ABCD

提交我的答案

登录提交答案，可赢取奖励机会。

您可能会需要：

重置密码查看订单联系客服

安装简答题APP，拍照搜题省时又省心！

更多“用逻辑门描述一个全加器，是属于那个设计层次：”相关的问题

第1题

列出真值表写出正逻辑和负逻辑描述的与或非运算函数表达式，并分析结果。

点击查看答案

第2题

74X148是哪种芯片？ [图]A、编码器B、译码器C、数据分配器...

74X148是哪种芯片？

A、编码器

B、译码器

C、数据分配器

D、数据选择器

E、加法器

F、比较器

点击查看答案

第3题

用()个半加器和最少的门电路可以实现全加器的逻辑功能。

A、1

B、2

C、3

D、4

点击查看答案

第4题

图10.64为4位二进制全加器CT74283的逻辑符号.试用此器件及尽可能少的与非门设计一个代码转换电路,实现BCD代码的8421码到2421码的转换,2421码如表10.15所示.

要求写出设计过程,并画出连接图.

点击查看答案

第5题

分别用逻辑门和VHDL语言设计一个8421码转换成5421码的码组变换电路。

点击查看答案

第6题

若要设计一个8位数值比较器，需要的数据输入和输出端口数分别是

A、8,3

B、16,3

C、8,8

D、16,16

E、16,8

F、16,3

点击查看答案

第7题

试用JK触发器和必要的逻辑门设计一个同步六进制加法计数器。

点击查看答案

第8题

module cnt32 ( input clk, output reg[31:0] q ); always @(posedge clk) q = q + 1'b1; endmodule 上述HDL程序是用什么语言写的？

A、C++

B、Java

C、Verilog

D、VHDL

点击查看答案

第9题

ModelSim是那种EDA工具：

A、综合器

B、下载器

C、仿真器

D、适配器

点击查看答案

第10题

Verilog可以完全完成下列哪些设计层次的描述

A、电子系统级

B、RTL级

C、门级

D、版图级物理级

点击查看答案

警告：系统检测到您的账号存在安全风险

为了保护您的账号安全，请在“简答题”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！

微信搜一搜

简答题

点击打开微信

警告：系统检测到您的账号存在安全风险

抱歉，您的账号因涉嫌违反简答题购买须知被冻结。您可在“简答题”微信公众号中的“官网服务”-“账号解封申请”申请解封，或联系客服。

微信搜一搜

简答题

点击打开微信