题目内容 (请给出正确答案)
[单选题]

指令流水线分为取指(F)、译码并取数(D&F)、执行(E)、写回(W)四段,执行段无定向传送机制,存储器只有一个。现有6条指令输入流水线,其中第1、第4条指令执行阶段需要访问存储器,第4条指令与前条指令存在数据相关。该流水线完成这6条指令共需()个时钟周期。

A.13

B.12

C.11

D.10

提问人:网友lili11888 发布时间:2022-01-07
参考答案
查看官方参考答案
如搜索结果不匹配,请 联系老师 获取答案
网友答案
查看全部
  • · 有4位网友选择 D,占比40%
  • · 有3位网友选择 A,占比30%
  • · 有2位网友选择 C,占比20%
  • · 有1位网友选择 B,占比10%
匿名网友 选择了A
[40.***.***.83] 1天前
匿名网友 选择了D
[213.***.***.223] 1天前
匿名网友 选择了D
[213.***.***.223] 1天前
匿名网友 选择了A
[57.***.***.143] 1天前
匿名网友 选择了D
[239.***.***.26] 1天前
匿名网友 选择了C
[166.***.***.2] 1天前
匿名网友 选择了C
[251.***.***.169] 1天前
匿名网友 选择了D
[90.***.***.181] 1天前
匿名网友 选择了D
[16.***.***.16] 1天前
匿名网友 选择了A
[221.***.***.113] 1天前
匿名网友 选择了B
[49.***.***.49] 1天前
匿名网友 选择了A
[40.***.***.83] 1天前
匿名网友 选择了D
[213.***.***.223] 1天前
匿名网友 选择了A
[57.***.***.143] 1天前
匿名网友 选择了D
[239.***.***.26] 1天前
匿名网友 选择了C
[166.***.***.2] 1天前
匿名网友 选择了C
[251.***.***.169] 1天前
匿名网友 选择了D
[90.***.***.181] 1天前
匿名网友 选择了D
[16.***.***.16] 1天前
匿名网友 选择了A
[221.***.***.113] 1天前
加载更多
提交我的答案
登录提交答案,可赢取奖励机会。
更多“指令流水线分为取指(F)、译码并取数(D&F)、执行…”相关的问题
第2题
基本DLX流水线中,IF段操作可表示为:IF/ID.IR←();IF/ID.NPC,PC←(ifEX/MEM.cond{()}else{});
点击查看答案
第3题

A. ARM状态

B. Thumb状态

C. 由用户通过硬件设计指定

D. 不确定

点击查看答案
第4题
CPU内部有32个通用寄存器R0~R31,流水线分为取指(F)、译码并取数(D&F)、执行(E)、写回(W)四段,LDA取数指令和STA存数指令均在一个周期内完成,执行阶段有定向传送机制。x和y为两个数组,现要将x[0]和x[1]的值对应传送到y[0]和y[1]中,比较以下两组传送代码,( )。 A组代码: LDA R1,M(x[0]) //x[0]→R1 STA R1, M(y[0]) //R1→ y[0] LDA R1,M(x[0]) //x[0]→R1 STA R1, M(y[0]) //R1→ y[0] B组代码: LDA R1,M(x[0]) //x[0]→R1 LDA R2,M(x[0]) //x[0]→R2 STA R1, M(y[0]) //R1→ y[0] STA R2, M(y[0]) //R2→ y[0]

A、A组代码的执行速度快于B组

B、A组代码的执行速度慢于B组

C、执行速度没有区别

D、无法比较

点击查看答案
第5题
CPU内部有32个通用寄存器R0~R31,流水线分为取指(F)、译码并取数(D&F)、执行(E)、写回(W)四段,LDA取数指令和STA存数指令均在一个周期内完成,执行阶段有定向传送机制。x和y为两个数组,现要将x[0]和x[1]的值对应传送到y[0]和y[1]中,比较以下两组传送代码,( )。 A组代码: LDA R1,M(x[0]) //x[0]→R1 STA R1, M(y[0]) //R1→ y[0] LDA R1,M(x[0]) //x[0]→R1 STA R1, M(y[0]) //R1→ y[0] B组代码: LDA R1,M(x[0]) //x[0]→R1 LDA R2,M(x[0]) //x[0]→R2 STA R1, M(y[0]) //R1→ y[0] STA R2, M(y[0]) //R2→ y[0]

A、A组代码的执行速度快于B组

B、A组代码的执行速度慢于B组

C、执行速度没有区别

D、无法比较

点击查看答案
第6题
根据TEC-5的数据通路和指令系统,设计其微程序控制器,要求: (1)认真研读TEC-5的指令系统、数据通路; (2)画出ADD指令、JC指令的指令周期流程图(取指为公操作); (3)采用水平型、多路转移方式,设计微指令格式(包括操作控制字段、P字段、直接后继微地址字段); (4)选择合适的ROM芯片,采用合适的存储器扩展方法,组成控制存储器(CM),将“取指”的微指令、“ADD指令”和“JC指令”的微程序所包含的微指令写入ROM芯片; (5)设计地址转移逻辑; (6)设计完成微程序控制器并仿真测试;
点击查看答案
第7题
计算机逻辑上的主机由( )组成。

A、主板 + CPU + 内存条

B、CPU + 主存

C、主机箱和主机箱里的所有部件 + 显示器

D、主板和主板上的所有器件 + 硬盘

点击查看答案
第8题
随着计算机的发展,现代冯-诺依曼计算机以( )为中心。

A、运算器

B、控制器

C、主存

D、输入输出设备

点击查看答案
第9题
冯-诺依曼计算机高速自动运行的基础是( )。

A、采用“存储程序控制”的原理

B、采用多核多处理器并行计算机制

C、直接采用十进制运算方式

D、采用超高吞吐量的输入输出机制

点击查看答案
第10题
运行时,程序所包含的变量的值保存在( )存储位置。

A、数据通路

B、主存

C、硬盘

D、操作系统

点击查看答案
账号:
你好,尊敬的用户
复制账号
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改
欢迎分享答案

为鼓励登录用户提交答案,简答题每个月将会抽取一批参与作答的用户给予奖励,具体奖励活动请关注官方微信公众号:简答题

简答题官方微信公众号

警告:系统检测到您的账号存在安全风险

为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!

微信搜一搜
简答题
点击打开微信
警告:系统检测到您的账号存在安全风险
抱歉,您的账号因涉嫌违反简答题购买须知被冻结。您可在“简答题”微信公众号中的“官网服务”-“账号解封申请”申请解封,或联系客服
微信搜一搜
简答题
点击打开微信