题目内容
（请给出正确答案）
设计一个能对两个二进制数X=x1，x2，…，xn和y=y1，y2，…，yn进行比较的同步时序电路，其中，X，Y串行地输入到电路的x，y输入端。比较从x1，y1开始，依次进行到xn，yn。电路有两个输出Zx和Zy，若比较结果X＞Y，则Zx为1，Zy为0；若X＜Y，则Zy为1，Zx为0；若X=Y，则Zx和Zy都为1。要求用尽可能少的状态数作出状态图和状态表，并用尽可能少的逻辑门和触发器来实现。
安装简答题APP，拍照搜题省时又省心！
更多“设计一个能对两个二进制数X=x1，x2，…，xn和y=y1，…”相关的问题
(1)简要给出设计步骤;
(2)画出逻辑电路图.
算法设计:设计一个拉斯维加斯算法,对于给定的奇素数p和整数x,计算x的模p平方根.
数据输入:由文件input.txt给出输入数据.第1行有2个正整数p和x.
结果输出:将计算的x的模p平方根输出到文件output.txt.当不存在x的模p平方根时,输出0.
(1)画出系统的ASM图。
(2)画出系统的状态转换图。
(3)用Verilog HDL语言描述其工作过程。
提示：数字锁系统的示意图如图题11.4.1所示，由于开锁过程比较简单，所以没有划分控制单元和处理单元。L0、L1、L2用于从到高位设置密码，另外三个输入端Re，En，Ki中，Re是复位端，当Re=
1时，系统复位进入初始状态;En是控制井关，Ki是数据输入端，当按一下En键使En=1时，从Ki端输入一个数码，再按一下En键，再送一个数码，直到将三个数码送完为止。每输入一个数据都要同原设定的密码比较，依次从低位到高位进行。若相等则准备接收下一位数码，若不相等，系统应进入错误状态。输入数码的位数也是开锁的条件。当输入数码的位数和位值与相应密码都相等时，系统发出开锁信号Un=1，锁被打开，否则Er=1表示开锁过程错误。为保密起见，中间错误状态不显示，并且不能返回初态，直到三个数码全部送完为止。
| 现 态 | 次态/输出 | |||
| x1x2=00 | x1x2=01 | x1x2=11 | x1x2=10 | |
| A B C D | A/0 B/0 C/0 D|0 | B/0 C/1 B|0 A/1 | C/1 A/0 D/0 C/0 | D/0 D/1 D/0 C/0 |
为了保护您的账号安全，请在“简答题”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！
微信搜一搜
简答题
微信搜一搜
简答题
如搜索结果不匹配，请 
