题目内容
（请给出正确答案）
[主观题]
标准DRAM的读写周期通常被划分成哪几个阶段？DRAM中每行的标准刷新间隔时间是多少？各行的刷新周期是多少？DRA
M控制器有哪些主要功能？
提问人：网友anonymity
发布时间：2022-01-06
题目内容
（请给出正确答案）
如搜索结果不匹配，请 您可能会需要：
安装简答题APP，拍照搜题省时又省心！
更多“标准DRAM的读写周期通常被划分成哪几个阶段？DRAM中每行…”相关的问题
第2题
有一64K × 16位的存储器，用4K × 1位的DRAM芯片构成。读写周期为0.5us。如采用异步刷新方式，假设单元刷新间隔不超过2ms，则刷新信号周期是（）。
A.2ms
B.7.8125us
C.15.625us
D.31.25us
第3题
有一16K × 16位的存储器，用4K × 1位的DRAM芯片构成（内部结构64× 64）。读写周期为0.5ms。问： （1）总共需要多少DRAM芯片？ （2）如采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？（3）如采用集中刷新方式，对全部存储单元刷新一遍，最少需要多少读/写周期？死区率是多少？
第4题
某DRAM芯片，存储阵列为1024行、1024列，读写周期为200ns，刷新间隔为2ms。若用改芯片构成计算机主存，CPU在400ns之内至少能够访问一次主存，2ms之内至少能够访问7000次主存，该芯片的刷新方式应应采用（）。
A.集中式
B.分散式
C.异步式
D.以上都可以
第5题
某DRAM芯片，存储阵列为1024行、1024列，读写周期为200ns，刷新间隔为2ms。若用该芯片采用顺序编址方式构成某计算机主存，CPU在400ns之内至少能够访问一次主存，2ms之内至少能够访问7000次主存，该芯片的刷新方式应应采用（）。
A.集中式
B.分散式
C.异步式
D.以上都可以
第6题
用16K×1位的DRAM芯片构成64K×8位的存储器，设存储器的读写周期为0.5μs，要使CPU在1μs内至少访问存储器一次，问采用哪种刷新方式比较合适？若每行刷新间隔不超过2ms，该方式下刷新信号的间隔是多少？
第10题
IP地址通常被分成A、B、C三类。在一个C类地址中，最多可以分出（)个子网。A.32B.62C.64D.128
IP地址通常被分成A、B、C三类。在一个C类地址中，最多可以分出()个子网。
A.32
B.62
C.64
D.128
