题目内容
（请给出正确答案）
[单选题]
4.3线-8线译码器74138正常工作时，输入端A2,A1,A0为110时，则（）端口被译中输出低电平。
A.
B.
C.
D.
提问人：网友mm13michael
发布时间：2022-01-06
如搜索结果不匹配，请 
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计3线-8线译码器CT74138电路，建立CT74138的实验模式。通过电路仿真和硬件验证，进一步了解3线-8线译码器的功能和特性。
设计原理
3线-8线译码器CT74138的元件符号如图所示，3线地址输入端为C、B和A；8线译码输出端为Y7N～Y0N，低电平有效；G1、G2AN和G2BN是使能控制输入端，当G1、G2AN和G2BN为1、0和0时，译码器工作，当它们不是“100”时，译码器被禁止工作，全部输出均为无效电平(高电平“1”)。
