题目内容
（请给出正确答案）
[单选题]
控制ＣＰＵ内数据通路传送的部件是（）（单选）
A.程序控制器
B.时序产生器
C.指令译码器
D.操作控制器
提问人：网友davicl_yi
发布时间：2022-01-07
题目内容
（请给出正确答案）
如搜索结果不匹配，请 
您可能会需要：
安装简答题APP，拍照搜题省时又省心！
更多“控制ＣＰＵ内数据通路传送的部件是（） （单选）”相关的问题
第2题
以下关于计算机系统总线的叙述中，（）是错误的。
A、总线是计算机的各部件网传送信息的公共通路 B、计算机的各部件间分时复用总线 C、基本总线分为数据总线，地址总线和控制（命令）总线 D、地址线和数据线的信息由总线控制器发出
第6题
下列关于数据通路的叙述中，正确的是（ ） （多选）
A、数据通路是指令周期内信息传输的路径
B、不同指令执行使用的数据通路可以不同
C、同一指令在执行的不同阶段使用的数据路径不同
D、不同数据路径不能使用相同的功能部件
第7题
下列关于程序计数器的下列描述中，正确的是（ ） （多选）
A、指令执行过程中会保存当前正在执行的指令地址
B、指令执行过程中会保存下一条指令的地址
C、其值不一定按ＰＣ＋“１”的方式改变
D、ＣＰＵ中可以没有ＰＣ
第8题
下列关于数据通路结构及其影响的描述中，正确的是（ ） （多选）
A、常用的数据通路有专用通路和共享通路两种
B、相同指令在不同数据通路结构下数据路径不同
C、完成相同指令在不同数据通路结构下需要的控制信号不同
D、相同指令在不同数据通路结构下执行的效率不同
第9题
下图是数据通路中反映时间关系的原理图。 [图] 下列关...
下图是数据通路中反映时间关系的原理图。
下列关于该图中几个时间关系描述的描述中，正确的是（ ） （多选）
A、建立时间 setup 指触发器时钟到来之前数据应该保持稳定不变时间，否则数据不能在该时钟有效时被打入触发器
B、保持时间 hold 指触发器时钟到来之后数据应该保持稳定不变时间，否则数据不能在该时钟有效时被打入触发器
C、CLk-to-Q是指时钟有效之后新输入的值稳定出现在输出端所经历的时延
D、由此可知该电路的时钟最后最小值为 setup + hold + Clk-to-Q
第10题
下图为单总线结构数据通路实例 [图] 关于该数据通路的...
下图为单总线结构数据通路实例
关于该数据通路的下列描述中，正确的是（ ) (多选)
A、PC +“1" 的数据通路为 PC -> X -> ALU ->Z -> PC
B、取指令的数据通路为： PC -> AR -> MEM -> DR -> IR
C、所有控制寄存器向总线数据的控制信号，如R2out, Zout等都一定不能同时有效
D、所有控制从总线向寄存器输入的控制信号，如Xin，R2in等一定不能同时有效
