![](https://lstatic.shangxueba.com/jiandati/h5/images/m_q_title.png)
[主观题]
过程赋值语句应用于对寄存器类型变量赋值。
提问人:网友hujiqiang
发布时间:2022-01-07
A.Verilog HDL支持过程赋值和连续赋值两种赋值
B.force/release 仅用于debug,对寄存器和线网均有效
C.避免使用disable语句
D.连续赋值一般给reg变量赋值
A.连续赋值语句应用于过程块之中;
B.连续赋值语句应用于过程块之外
C.连续赋值语句既可以应用于过程块之中,又可以应用于过程块之外
D.连续赋值语句既不能应用于过程块之中,又不能应用于过程块之外
A.always语句主要用于对硬件电路的行为功能进行描述,不能用在仿真测试模块中。
B.只要敏感事件表中的事件发生变化就会执行always语句块。
C.在always块中,当过程赋值语句有两条语句时可以不用begin end界定。
D.在always块中的过程赋值语句中,赋值符号左边的变量必须被定义成寄存器类型。
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!