题目内容（请给出正确答案）

[单选题]

在VHDL中，标准逻辑位数据类型STD_LOGIC有（）种逻辑值

A.2

B.3

C.8

D.9

提问人：网友hahacom 发布时间：2022-01-07

参考答案

查看官方参考答案

如搜索结果不匹配，请联系老师获取答案

网友答案

查看全部（）

· 有5位网友选择 C，占比50%
· 有4位网友选择 D，占比40%
· 有1位网友选择 B，占比10%

ABCD

提交我的答案

登录提交答案，可赢取奖励机会。

您可能会需要：

重置密码查看订单联系客服

安装简答题APP，拍照搜题省时又省心！

更多“在VHDL中，标准逻辑位数据类型STD_LOGIC有（）种逻…”相关的问题

第1题

在VHDL的IEEE标准库中，预定义的标准逻辑数据STD_LOGIC有（）种逻辑值。

点击查看答案

第2题

在VHDL的IEEE标准库中，预定义的标准逻辑位STD_LOGIC的数据类型中是用表示的。

A、小写字母和数字

B、大写字母数字

C、大或小写字母和数字

D、全部是数字

点击查看答案

第3题

A、查找

B、替换

C、定位条件

D、条件格式

点击查看答案

第4题

A. 文本

B. 数值（含日期）

C. 数值（含日期时间）

D. 逻辑

点击查看答案

第5题

A、整数类型、浮点类型、字符类型

B、浮点类型、整数类型、字符类型、逻辑类型

C、逻辑类型、整数类型、字符类型

D、整数类型、逻辑类型、浮点类型

点击查看答案

第6题

下列关于VHDL中信号说法不正确的是（）

A、信号赋值可以有延迟时间

B、信号除当前值外还有许多相关值，如历史信息等，变量只有当前值

C、信号可以是多个进程的全局信号

D、信号值输入信号时采用代入符“：=”，而不是赋值符”< =”，同时信号可以附加延时

点击查看答案

第7题

Quartus2中编译VHDL源程序时要求文件名和实体名要相同。

点击查看答案

第8题

一个系统的输入输出信号是定义在结构体中。

点击查看答案

第9题

VHDL语言是一种结构化设计语言，一个设计实体（电路模块）包括实体与结构体两个部分，结构体描述器件的内部功能。

点击查看答案

第10题

VHDL常用的库是IEEE标准库

点击查看答案

警告：系统检测到您的账号存在安全风险

为了保护您的账号安全，请在“简答题”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！

微信搜一搜

简答题

点击打开微信

警告：系统检测到您的账号存在安全风险

抱歉，您的账号因涉嫌违反简答题购买须知被冻结。您可在“简答题”微信公众号中的“官网服务”-“账号解封申请”申请解封，或联系客服。

微信搜一搜

简答题

点击打开微信