题目内容（请给出正确答案）

[单选题]

在估算加法器运算时间时，各位全加器本身的求和延迟并不是主要因素，关键在于____。

A.加法器内部器件的延迟

B.各全加器之间信号的传递

C.进位信号产生所占用的时间

D.进位信号产生和传递所占用的时间

提问人：网友bxy0522 发布时间：2022-01-07

参考答案

抱歉！暂无答案，正在努力更新中……

如搜索结果不匹配，请联系老师获取答案

网友答案

查看全部（）

· 有6位网友选择 C，占比60%
· 有2位网友选择 D，占比20%
· 有1位网友选择 B，占比10%
· 有1位网友选择 A，占比10%

ABCD

提交我的答案

登录提交答案，可赢取奖励机会。

您可能会需要：

重置密码查看订单联系客服

安装简答题APP，拍照搜题省时又省心！

更多“在估算加法器运算时间时，各位全加器本身的求和延迟并不是主要因…”相关的问题

第1题

下列器件中，实现逻辑加法运算的是

A.半加器

B.全加器

C.加法器

D.或门

点击查看答案

第2题

在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。A．门电路的级延迟B．元器件速

在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。

A．门电路的级延迟

B．元器件速度

C．进位传递延迟

D．各位加法器速度的不同

点击查看答案

第3题

四位超前进位加法器74LS283提高了工作速度，原因在于。

A.各位的进位是依次传递的

B.它是四位串行进位加法器

C.内部具有四个全加器

D.各位的进位是同时形成的

点击查看答案

第4题

下列器件中，不属于中规模组合逻辑器件的是（）。

A.译码器

B.与非门

C.加法器

D.全加器

点击查看答案

第5题

关于加法器，下面说法错误的是。

A.只需要把两个半加器组合在一起，就可以实现全加器功能。

B.多位加法器的最高位不用考虑向高位进位。

C.半加器不用考虑来自低位的进位。

D.利用半加器并配合使用其他门电路，可以实现全加器功能。

E.全加器必须考虑来自低位的进位。

F.利用全加器可以实现半加器功能。G、多位加法器的最低位可以用半加器。H、超前进位加法器的运算速度高于串行加法器。

点击查看答案

第6题

能实现1位二进制带进位加法运算的是（）。

A.半加器

B.全加器

C.加法器

D.运算器

点击查看答案

第7题

下列关于加法器的说法错误的是（)。A．实现n位的串行加法器只需1位全加器B．实现n位的并行加法器需要

下列关于加法器的说法错误的是()。

A．实现n位的串行加法器只需1位全加器

B．实现n位的并行加法器需要n位全加器

C．影响并行加法器速度的关键因素是加法器的位数的多少

D．加法器是一种组合逻辑电路

点击查看答案

第8题

影响加法器运算速度的主要因素是（5)。A．组成全加器的元器件的工作速度B．串行进位链的总延迟时间C．

影响加法器运算速度的主要因素是(5)。

A．组成全加器的元器件的工作速度

B．串行进位链的总延迟时间

C．所有本地进位di产生的速度

D．所有全加和Qi产生的速度

点击查看答案

第9题

以下关于串行加法器与并行加法器的描述中，错误的是（）

A.相对并行进位，串行进位的处理速度较慢

B.串行加法器只有一个全加器，并行加法器有多个全加器

C.若采用并行加法器的分组并行进位方式，那么在组间可采用串行进位方式

D.并行加法器的并行进位方式较容易实现

点击查看答案

第10题

下列不属于组合逻辑电路的加法器为()。

A.半加器

B.全加器

C.多位加法器

D.计数器

点击查看答案

警告：系统检测到您的账号存在安全风险

为了保护您的账号安全，请在“简答题”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！

微信搜一搜

简答题

点击打开微信

警告：系统检测到您的账号存在安全风险

抱歉，您的账号因涉嫌违反简答题购买须知被冻结。您可在“简答题”微信公众号中的“官网服务”-“账号解封申请”申请解封，或联系客服。

微信搜一搜

简答题

点击打开微信