组合逻辑电路通常由门电路和寄存器组合而成。（）

B. 触发器

C. 计数器

D. 寄存器

A. 门电路

B. 触发器

C. 计数器

D. 寄存器

A、与非门

B、或非门

C、触发器

D、寄存器

A、与非门

B、锁存器

C、组合逻辑电路

D、边沿触发器

A、触发器

B、门电路

C、门电路和触发器

D、以上都不是

B．在Moore状态机设计中，将状态和输出信号一起编码，达到消除毛刺的目的。例如：用两位二进制表示三个状态，再加上两个输出信号，合起来采用4位状态编码。

C．在Mealy状态机的输出逻辑后加一组输出寄存器，虽然使输出延迟了一个周期，但能有效消除组合逻辑产生的毛刺。

D．当信号在FPGA器件内部通过连线和逻辑门时，一般都有一定的延时，另外信号高低电平转换也需要一定的时间，所以毛刺是不可避免的，不用太在意。