有一静态RAM芯片的地址线为A0~A10,数据线为D0~D3,则该存储器芯片的存储容量为2K×4位。()
有一静态RAM芯片的地址线为A0~A10,数据线为D0~D3,则该存储器芯片的存储容量为2K×4位。()
有一静态RAM芯片的地址线为A0~A10,数据线为D0~D3,则该存储器芯片的存储容量为2K×4位。()
A.A0~A11和D0~D15
B.A0~A15和D0~D15
C.A0~A11和D0~D7
D.A0~A10和D0~D7
A.C C D
B.C C C
C.D D D
D.D D C
某计算机的主存地址空间中,从地址0000H~3FFFH为ROM存储区域,从地址
4000H~7FFFH为RAM的存储区域。RAM的控制信号为CS和WE,CPU的地址线为A15~A0,数据线为8位的D7~D0线,控制信号有读写控制R/W和访存请求MREQ,要求: (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片,试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片,RAM存储器芯片采用4K×8位的芯片, 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片,RAM存储器芯片采用8K×8位的芯片,试画出存储器与CPU的连接图。
A.1K×4 位
B.1K × 4字节
C.1K × 10位
D.2K × 4位
A.A12,A13
B.A10,A12,A14
C.A12,A15
D.A. A11,A12,A13,A15
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!