![](https://lstatic.shangxueba.com/jiandati/h5/images/m_q_title.png)
[单选题]
边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的 ;已知输入端D=1,在CP触发边沿作用下,其输出端Q为 。
边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的 ;已知输入端D=1,在CP触发边沿作用下,其输出端Q为 。![边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的 ;已知输入端D=1,在CP](https://img2.soutiyun.com/shangxueba/ask/19317001-19320000/19319768/cd51acf-chaoxing2016-170079.png)
A.上升沿,1
B.下降沿,1
C.上升沿,0
D.下降沿,0
提问人:网友lxzpower
发布时间:2022-01-07
A.上升沿,1
B.下降沿,1
C.上升沿,0
D.下降沿,0
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!