在CMOS反相器中，为了保证输出达到合格的逻辑电平，必须使输入脉冲信号的脉宽大于反相器的上升时间和下降时间中较大的一个。

A.输出电压摆幅等于电源电压。

B.逻辑电平与器件的相对尺寸无关。

C.CMOS反相器具有高输出阻抗，这使它对噪声和干扰不敏感。

D.由于反相器的输入节点只连到晶体管的栅上，所以稳态输入电流几乎为零。

A.CMOS OD门输出端允许直接并联使用

B.CMOS门电路输入端悬空时相当于接‘1’电平

C.CMOS反相器输出端允许直接并联使用

D.CMOS三态门输出端有可能出现高电平、低电平和不定态三种状态

A.逻辑努力随着门的复杂度而加大

B.逻辑努力与门的复杂度无关

C.静态CMOS组合逻辑门中，反相器具有最小的逻辑努力

D.静态CMOS组合逻辑门中，反相器具有最小的本征延时

CMOS反相器的电路如图2.3.2所示，反相器的输出端接有负载电容C_L，已知V_DD=10V，静态电流I_DO=1μA，C_L=60pF，输入信号为理想的矩形波，

如果CMOS反相器的电源电压是V_DD，则反相器的门槛电压为______。