如图所示是脉冲触发的触发器，它是由两个时钟信号相反的电平触发的触发器组成。（）

电平触发的D触发器的基本结构和电平触发的SR触发器相同，只是输入信号D接在（）端，D′接在（）端。

逻辑电路如图所示，当RD = SD =“1”，S =“0”，R =“1”，C脉冲到来后可控R S触发器的新状态为（ (a) ）。

逻辑电路如图所示，当A=“1”时，CP脉冲到来后，JK触发器

逻辑电路如图(a) 所示，若各输入信号波形如图(b) 所示，则Q1、Q2的波形如图(c) 所示，对吗？假设两个触发器的初始状态均为0。

若触发器状态不是随计数脉冲CP的输入而同时翻转，该计数方式称为（）计数方式。（同步/异步）

5.5.1 上升沿触发和下降沿触发的D触发器逻辑符号及时钟信号CP（）和输入信号D的波形如图题5.5.1所示。分别画出他们的Q端波形。设触发器的初始状态为0。

［题 5.2］　在图 P5.2（ａ）所示电路中，输入图 P5.2（ｂ）所示的电压波形,试画出输出Q和的电压波形。设触发器的初始状态为Q＝0。 图Ｐ５．３

如图所示是电平触发的RS触发器，当CP=1，输入S=0、R=1时，功能特性是（ ）。