题目内容
（请给出正确答案）
[主观题]
三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”或逻辑“0”、高阻抗三种状态。（)
三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”或逻辑“0”、高阻抗三种状态。()
提问人：网友18***192
发布时间：2022-01-06
如搜索结果不匹配，请 
三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”、逻辑“0”、浮空三种状态。( )
题目内容
（请给出正确答案）
您可能会需要：
安装简答题APP，拍照搜题省时又省心！
更多“三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”或…”相关的问题
第2题
三态缓冲门可组成运算器的数据总线，其输出电平有________、________、________三种状态，它是靠____
____输入端上的高低电平来控制的，当该输入端________时，输出阻抗呈现________。
点击查看答案
第4题
以74LS181为核心，以TEC-5计算机组成原理实验系统为例，设计完成一个8位运算器。要求： 1、ALU：由两片
74LS181串联组成，有两个数据输入端口A和B，一个数据输出端口，数据输出到总线DBUS，输出前需要缓冲，缓冲控制信号为ALU-BUS#。 2、通用寄存器 （1）4个8位通用寄存器R0~R3，两个独立的输出端口A和端口B分别连接至ALU的输入端A和B； （2）A端口的选择控制信号为RD1和RD0； （3）B端口的选择控制信号为RS1和RS0，B端口可在RS-BUS#信号的控制下输出至总线； （4）总线上的数据可通过WR端口打入到指定的寄存器，WR端口的选择控制信号为WR1和WR0，写入使能位控制为LDRi。 3、控制台 控制台有8个开关SW7~SW0，可在SW-BUS#的控制下，将开关所置信息输出至总线。 4、其他 （1）总线指示灯D-BUS，显示当前总线的状态。 （2）时钟信号可直接使用系统提供的时钟脉冲。
点击查看答案
第7题
图9-37所示为用三态门传输数据的示意图，图中n个三态门连到总线BUS， 为三态门使能控制端，试说明
图9-37所示为用三态门传输数据的示意图，图中n个三态门连到总线BUS，
为三态门使能控制端，试说明电路能传输数据的原理。
