题目内容
(请给出正确答案)
[主观题]
用D触发器作为存储元件,设计一个脉冲异步时序逻辑电路。该电路在输入端x的脉冲作用下,实现3位二进制减1计数的功能,当电路状态为“000”时,在输入脉冲作用下输出端Z产生一个借位脉冲,平时Z输出0。要求: (1)作出状态表和状态图 (2)确定激励函数和输出函数 (3)画出逻辑电路图
提问人:网友wylw001
发布时间:2022-01-07
A.对输入端脉冲的宽度没有要求
B.不允许两个或两个以上的输入端同时出现脉冲
C.只能够使用钟控触发器作为存储元件
D.设计时使用上升或者下降沿的同种类触发器可能会影响电路的功能
A.这是一个脉冲异步时序逻辑电路
B.这是一个异步模五计数器
C.该电路存在挂起
D.该电路是Mealy型电路
A.触发器的时钟端当作默认的时间基准处理
B.N个输入信号需考虑2N种输入情况
C.Mealy型电路的输出信号一定是脉冲信号
D.都不正确
A.同步时序逻辑电路所有触发器状态的变化都是在同一时钟信号操作下同时发生,异步时序电路触发器状态的变化不是同时发生的
B.同步时序逻辑电路只有一个时钟输入,异步时序电路必须有多个时钟输入
C.同步时序逻辑电路可以有多个时钟输入,异步时序电路也可以只有一个时钟输入
D.同步时序逻辑电路和异步时序逻辑电路都可有多个时钟输入
为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!