题目内容
（请给出正确答案）
[主观题]
用D触发器设计一个8421码的同步模10加法计数器，当计数器值为奇数时，输出Z为1，否则Z为0。下面给出的设计过程错误的是（）。
A、需要4个D触发器
B、状态转换图：
C、需要5个D触发器
D、驱动方程及输出方程：
E、驱动方程及输出方程：
提问人：网友yingangfeng
发布时间：2022-01-07
题目内容
（请给出正确答案）
如搜索结果不匹配，请 您可能会需要：
安装简答题APP，拍照搜题省时又省心！
更多“用D触发器设计一个8421码的同步模10加法计数器，当计数器…”相关的问题
第5题
试用数字电路设计方法设计：一个同步时序逻辑电路模20计数器。触发器类型为D触发器，请写出完整的设计过程和电路。（自己准备纸张书写完整设计过程，拍照上传提交。也可以设计过程书写答案，电路手绘后拍照提交。注意提交图片务必要求清晰，所有模糊不清答案均为零分。）
第7题
某触发器(下降沿工作) 有两个输入端A和B，功能如下表所示。现利用该触发器及最少的逻辑门设计实现某同步时序电路，状态图如下，初始状态为011。下面给出的设计结论正确的是（ ）。 
A、驱动方程及输出方程：
B、驱动方程及输出方程：
C、驱动方程及输出方程：
D、驱动方程及输出方程：
第8题
指出下面移位寄存器电路的类型，并画出状态图（ ）。 [图]...
指出下面移位寄存器电路的类型，并画出状态图（ ）。
A、摩尔型时序逻辑，状态转换图为：
B、摩尔型时序逻辑，状态转换图为：
C、米里型时序逻辑，状态转换图为：
D、米里型时序逻辑，状态转换图为：
第9题
用JK触发器及相应的逻辑门实现设计一个异步模6加法计数器电路，其计数规律为下图所示。异步计数器设计的原则是：每个触发器状态翻转的地方必须提供时钟脉冲，并且提供给每个触发器的时钟脉冲数量越少越好。下面给出的设计过程正确的是（ ）。 
A、时钟供给：Cp1由外接时钟源提供；CP3和CP2由Q1提供 状态转换真值表：
B、时钟供给：Cp1由外接时钟源提供；CP3和CP2由Q1提供 状态转换真值表：
C、时钟供给：Cp1和CP2由外接时钟源提供；CP3由Q1提供 状态转换真值表：
D、时钟供给：Cp1和CP3由外接时钟源提供；CP2由Q1提供 状态转换真值表：
