题目内容 (请给出正确答案)
[单选题]

下面关于FPGA与CPLD的描述正确的是()

A.FPAG是SRAM工艺,掉电后信息丢失,因此必须外加专用配置芯片,而CPLD为Flash工艺,掉电信息不丢失,无需配置芯片。

B.CPLD的安全性比FPGA高。

C.FPGA的集成度比CPLD低。

D.一般而言,FPGA的内部资源更为丰富,能够实现更为复杂的逻辑功能。

提问人:网友hnnyfcly 发布时间:2022-01-07
参考答案
查看官方参考答案
如搜索结果不匹配,请 联系老师 获取答案
网友答案
查看全部
  • · 有6位网友选择 B,占比60%
  • · 有4位网友选择 A,占比40%
匿名网友 选择了B
[229.***.***.32] 1天前
匿名网友 选择了A
[49.***.***.201] 1天前
匿名网友 选择了A
[49.***.***.201] 1天前
匿名网友 选择了B
[53.***.***.127] 1天前
匿名网友 选择了A
[147.***.***.24] 1天前
匿名网友 选择了B
[166.***.***.136] 1天前
匿名网友 选择了B
[101.***.***.177] 1天前
匿名网友 选择了A
[57.***.***.132] 1天前
匿名网友 选择了B
[231.***.***.177] 1天前
匿名网友 选择了A
[96.***.***.52] 1天前
匿名网友 选择了B
[184.***.***.56] 1天前
匿名网友 选择了B
[229.***.***.32] 1天前
匿名网友 选择了A
[49.***.***.201] 1天前
匿名网友 选择了B
[53.***.***.127] 1天前
匿名网友 选择了A
[147.***.***.24] 1天前
匿名网友 选择了B
[166.***.***.136] 1天前
匿名网友 选择了B
[101.***.***.177] 1天前
匿名网友 选择了A
[57.***.***.132] 1天前
匿名网友 选择了B
[231.***.***.177] 1天前
匿名网友 选择了A
[96.***.***.52] 1天前
加载更多
提交我的答案
登录提交答案,可赢取奖励机会。
更多“下面关于FPGA与CPLD的描述正确的是()”相关的问题
第1题
下面关于FPGA与CPLD的描述正确的是()。
A、FPAG是SRAM工艺,掉电后信息丢失,因此必须外加专用配置芯片,而CPLD为Flash工艺,掉电信息不丢失,无需配置芯片

B、CPLD的安全性比FPGA高

C、FPGA的集成度比CPLD低

D、一般而言,FPGA的内部资源更为丰富,能够实现更为复杂的逻辑功能

点击查看答案
第2题
大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理的描述中,正确的是()。

A. CPLD是基于查找表结构的可编程逻辑器件

B. CPLD即是现场可编程逻辑器件的英文简称

C. 早期的CPLD是从FPGA的结构扩展而来

D. 在Xilinx公司生产的器件中,XC9500系列属CPLD结构

点击查看答案
第3题
基于SRAM的FPGA器件,在每次上电后必须进行一次配置。
点击查看答案
第4题
综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。下面关于综合的描述错误的是()。
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件

B.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束

C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的

D.综合是纯软件的转换过程,与器件硬件结构无关

点击查看答案
第5题
综合是EDA设计流程的关键步骤,在下面对综合的描述中,()是错误的。

A. 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。

B. 综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件。

C. 为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束。

D. 综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的(即综合结果是唯一的)。

点击查看答案
第6题
综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,( )是错误的。

A、综合是纯软件的转换过程,与器件硬件结构无关

B、综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的

C、为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束

D、综合就是将电路的高级语言转化成低级的,可与FPGA / CPLD的基本结构相映射的网表文件

点击查看答案
第7题
在ASIC设计中,常利用FPGA对系统的设计进行功能检测,通过后再将其VHDL设计以ASIC形式实现,这一过程称为( )

A、硬件仿真

B、硬件测试

C、编程下载

点击查看答案
第8题
基于Quartus Prime软件的FPGA设计流程,以下哪个正确。

A、设计输入-综合-约束输入-仿真-布局布线-编程与配置

B、设计输入-约束输入-综合-布局布线-仿真-编程与配置

C、设计输入-综合-约束输入-布局布线-仿真-编程与配置

D、设计输入-约束输入-布线布局-综合-仿真-编程与配置

点击查看答案
第9题
下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程:()。

A. 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试

B. 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试

C. 原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试

D. 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试

点击查看答案
第10题
1、CPLD/FPGA最显著的特点不包括( )

A、A.高集成度

B、B.可移植性

C、C.高速度

D、D.高可靠性

点击查看答案
账号:
你好,尊敬的用户
复制账号
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改
欢迎分享答案

为鼓励登录用户提交答案,简答题每个月将会抽取一批参与作答的用户给予奖励,具体奖励活动请关注官方微信公众号:简答题

简答题官方微信公众号

警告:系统检测到您的账号存在安全风险

为了保护您的账号安全,请在“简答题”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!

微信搜一搜
简答题
点击打开微信
警告:系统检测到您的账号存在安全风险
抱歉,您的账号因涉嫌违反简答题购买须知被冻结。您可在“简答题”微信公众号中的“官网服务”-“账号解封申请”申请解封,或联系客服
微信搜一搜
简答题
点击打开微信