已知X是3位二进制数（用D2D1D0表示，其值小于等于5），试用74283实现Y=3X. 请将设计思路及答案电路拍照上传，并及时参加互评。

试确定用ROM实现下列逻辑函数时所需的容量： (1)实现两个3位二进制数相乘的乘法器； (2)将8位二进制数转换成十进制数(用BCD码表示)的转换电路。

已知两个浮点数，阶码为3位二进制数，尾数为5位二进制数，均用补码表示。

[X]补=0.1101×2001，[y]补=1.0111×2011

则两个数的和[x+y]补=(1)，并说明规格化数的要求是(2)。

A．0.1001×20011

B．1.1001×2011

C．1.0010×2010

D．1.0011×2010

若输入为3位二进制数X=x₂x₁x₀，分别用逻辑门和VHDL语言设计一个输出Y=X²的组合电路。

设计一个组合逻辑电路，要求当X=0时实现一位二进制数的半加功能，X=1时实现一位二进制数的半减功能。设计要求：（1）约定（2分）；（2）写出真值表（4分）；（3）卡诺图化简，写出最简与或式（2分）；（4）用与非门实现，画出逻辑图（2分）；（5）74X138芯片的国标符号如图所示，用74X138芯片实现该电路（5分）。（6）74X153芯片的国标符号如图所示，用74X153芯片实现该电路（5分）。

试用四位加法器构成y=(3x)mod8电路。x和y都是三位二进制数。

当2＜X＜5，F=X+2；

当X≤2时，F=0；

当X≥5，F=1

要求列出真值表，画出卡诺图。