题目内容
（请给出正确答案）
[主观题]
二一十进制译码器74L$42的真值表如表所示，写出各个输出的逻辑表达式。
二一十进制译码器74L$42的真值表如表所示，写出各个输出的逻辑表达式。
提问人：网友anonymity
发布时间：2022-01-06
如搜索结果不匹配，请 
，应( )。
A、用与非门，Y=
B、用与门，Y=
C、异或门，Y=
D、用或门，Y=
题目内容
（请给出正确答案）
您可能会需要：
安装简答题APP，拍照搜题省时又省心！
更多“二一十进制译码器74L$42的真值表如表所示，写出各个输出的…”相关的问题
第3题
74148是8线-3线优先编码器，其真值表如表所示。在图所示各电路中，确定输出A0,OE,IE,GS,YS的值。
| 输 入 | 输 出 |
| overline{S_{T}}overline{I}_{1}overline{I}_{1}overline{I}_{2}overline{I}_{3}overline{I}_{4}overline{I}_{5}overline{I}_{6}overline{I}_{7} | overline{Y}_{2}overline{Y}_{1}overline{Y}_{0}overline{Y}_{EX}YS |
| 1 × × × × × × × × 0 1 1 1 1 1 1 1 1 0 × × × × × × × 0 0 × × × × × × 0 1 0 × × × × × 0 1 1 0 × × × × 0 1 1 1 0 × × × 0 1 1 1 1 0 × × 0 1 1 1 1 1 0 × 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 | 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 |
。 
第5题
对于通过verilogHDL描述电路时有时会使用到case语句，对于case语句，如果在其中一个分支下面需要描述的语句多于一条，正确的处理方式是
A、使用小括号（）进行区域限定操作
B、使用中括号[ ]进行区域限定操作
C、可以不用理会，正常的描述
D、使用begin...end方式进行区域限定操作
E、使用大括号{}进行区域限定操作
F、使用符号对/**/进行区域限定操作
第6题
设计一个多功能组合逻辑电路，要求实现如表所示的逻辑功能。其中M1、M0，为输出逻辑变量。试用八选一数据选择器和门电路实现该电路，并规定A2A1A0=M1M0A。
| M1M0 | F |
| 0 0 0 1 1 0 1 1 | overline{A+B} overline{AB} Aoplus B A⊙B |
第7题
74148是8线-3线优先编码器，其真值表如表所示。在图所示各电路中，确定输出A0,OE,IE,GS,YS的值。
| 输 入 | 输 出 |
| overline{S_{T}}overline{I}_{1}overline{I}_{1}overline{I}_{2}overline{I}_{3}overline{I}_{4}overline{I}_{5}overline{I}_{6}overline{I}_{7} | overline{Y}_{2}overline{Y}_{1}overline{Y}_{0}overline{Y}_{EX}YS |
| 1 × × × × × × × × 0 1 1 1 1 1 1 1 1 0 × × × × × × × 0 0 × × × × × × 0 1 0 × × × × × 0 1 1 0 × × × × 0 1 1 1 0 × × × 0 1 1 1 1 0 × × 0 1 1 1 1 1 0 × 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 | 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 |
第8题
试设计一个三线排队电路，采用3线-8线译码器74138实现。其功能是输入信号A、B、C通过排队电路后，分别由FA、FB、FC输出，且在同一时间只能有一个信号通过。如果同时有两个或两个以上的信号出现，则输入信号按A、B、C的优先顺序通过。
