8位逐次比较型ADC的系统时钟频率为10MHz，试求完成一次A／D转换所需时间？取样频率上限fsmax？在不丢

在一个16位的总线系统中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输1个字。试计算总线的数据传输率。

在一个16位的总线系统中，若时钟频率为100MHZ，总线周期为5个时钟周期传输一个字，则总线带宽是（ ）。

A．4MB／s

B．40MB／s

C．16MB／s

D．64MB／s

A. 13；

B. 130；

C. 1300；

D. 13000。

某工作站采用时钟频率f为15MHz，处理速率为10MIP/S的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟，此计算机的有效CPI是(33)，假定将处理机的时钟频率，厂提高到30MHz，但存储器子系统速率不变。这样，每次存储器存取需要两个时钟周期，如果30%指令每条只需要一次存储存取，而另外5%每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，则改进后的处理机性自(34)。

A．1.5

B．3

C．0.725

D．1.6

假设某系统总线在一个总线周期中并行传输8字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHZ，则总线带宽是（ ）。

A．10MB／s

B．20MB／s

C．40MB／s

D．80MB／s

A、20-133

B、100-233

C、200-700

D、701以上

3位并行ADC采用有舍有入量化方式，设参考电压V_R=7V，输入模拟电压v_Ⅰ=3.4V，试求ADC的输出数码。

在M=0时，按加1顺序(0→1→2→…)计数，并实现模5计数器；在M=1时，按加2顺序(0→2→4→1→…)计数，并实现模5计数器。