题目内容
（请给出正确答案）
[单选题]
下列哪一个不是Verilog HDL模块的基本结构？
A.程序风格
B.模块的端口定义
C.端口类型说明
D.端口数据类型定义、逻辑功能描述
提问人：网友newager
发布时间：2022-01-07
如搜索结果不匹配，请 
A.端口定义、端口类型说明、数据类型、逻辑功能描述；
B.逻辑门定义、逻辑门类型、数据类型、逻辑功能描述；
C.端口定义、端口类型说明、数据来源、逻辑功能描述；
D.端口定义、端口类型说明、数据类型、逻辑输出
题目内容
（请给出正确答案）
您可能会需要：
安装简答题APP，拍照搜题省时又省心！
更多“下列哪一个不是Verilog HDL模块的基本结构？”相关的问题
第4题
阅读下面的Verilog HDL语言程序。下列哪一个说法不正确。
A.该模块是一个组合逻辑电路。
B.reset端口具有异步置0功能。
C.load端口具有异步置1功能。
D.该模块描述了一个D触发器。
第5题
阅读下面的Verilog HDL语言程序。下列哪一个说法不正确。
A.load端口具有异步置1功能。
B.reset端口具有异步置0功能。
C.该模块描述了一个D触发器。
D.该模块是一个组合逻辑电路。
第9题
当端口悬空时，即端口没有被连接时，端口的值正确的是（）。
A.模块的输入端口悬空，值为高阻态z； 模块的输出端口悬空，表示该输出端口废弃不用。
B.模块的输入端口悬空，值为高阻态z； 模块的输出端口悬空，值为高阻态z。
C.模块的输入端口悬空，表示该输出端口废弃不用； 模块的输出端口悬空，值为高阻态z。
D.模块的输入端口悬空，表示该输出端口废弃不用； 模块的输出端口悬空，表示该输出端口废弃不用。
第10题
阅读下面一段Verilog HDL程序。哪一种说法是不正确的？ module basegate （a, b, noto, ando, oro); //模块名，端口列表 input a; //输入端口声明 input b; output ando; //输出端口声明 output noto; output oro; //采用assign语句数据流描述方式 assign ando =a & b
A.模块有5个端口；
B.采用了“数据流的描述方式” 对模块的逻辑功能进行描述
C.模块有2个输入端口；
D.采用了“结构描述方式”对模块的逻辑功能进行描述；
