题目内容（请给出正确答案）

[单选题]

用Verilog HDL设计门电路时，可以采用( )方法来描述。

A.if语句

B.assign语句

C.case语句

D.loop语句

提问人：网友anonymity 发布时间：2022-01-06

参考答案

查看官方参考答案

如搜索结果不匹配，请联系老师获取答案

网友答案

查看全部（）

· 有3位网友选择 B，占比33.33%
· 有3位网友选择 D，占比33.33%
· 有2位网友选择 C，占比22.22%
· 有1位网友选择 A，占比11.11%

ABCD

提交我的答案

登录提交答案，可赢取奖励机会。

您可能会需要：

重置密码查看订单联系客服

安装简答题APP，拍照搜题省时又省心！

更多“用Verilog HDL设计门电路时，可以采用（)方法来描述…”相关的问题

第1题

在verilog HDL中，下列语句哪个不是条件语句？（）

A、if-else

B、case

C、casez

D、repeat

点击查看答案

第2题

VerilogHDL描述的电路设计的基本设计单元是（）

A、逻辑门

B、模块

C、过程块

D、端口

点击查看答案

第3题

使用Verilog HDL描述基本D触发器，输入端为D，CLK，输出端为Q。

点击查看答案

第4题

用门电路设计组合逻辑电路时,其最简的含义不正确是()

A．使用逻辑门的个数及种类最少

B．各逻辑门的输入端及电路的级数最少

C．电路的连线最少

D．没有竞争冒险现象

点击查看答案

第5题

试设计一组合逻辑电路，能够对输入的4位二进制数进行求反加1的运算。可以采用任何门电路来实现。

点击查看答案

第6题

设计一个代码转换电路，要求输入为4位自然二进制码，输出为4位循环码。根据题意，符合设计要求的逻辑函数表达式和逻辑电路是。

A、(1)和(3)

B、(1)和(4)

C、(2)和(3)

D、(2)和(4)

点击查看答案

第7题

设计一个4位奇偶校验器，当4位数中有奇数个1时，输出为0，否则输出为1。要求进行逻辑功能分析（真值表、逻辑表达式），基本逻辑门用VHDL语言设计描述，并进行功能仿真。

点击查看答案

第8题

设计触发电路时常常采用（）形式的出发信号，以减小晶闸管的门极损耗。

A. 脉冲

B. 电压

C. 电流

D. 交流

点击查看答案

第9题

按照仿真的电路描述级别的不同，HDL仿真器可以完成：

A、门级仿真

B、行为级仿真

C、RTL级仿真

D、系统级仿真

点击查看答案

第10题

使用（）门电路可以实现任何逻辑功能。

点击查看答案

警告：系统检测到您的账号存在安全风险

为了保护您的账号安全，请在“简答题”公众号进行验证，点击“官网服务”-“账号验证”后输入验证码“”完成验证，验证成功后方可继续查看答案！

微信搜一搜

简答题

点击打开微信

警告：系统检测到您的账号存在安全风险

抱歉，您的账号因涉嫌违反简答题购买须知被冻结。您可在“简答题”微信公众号中的“官网服务”-“账号解封申请”申请解封，或联系客服。

微信搜一搜

简答题

点击打开微信